如果PCB的设计密度不高,用户有可能在DDR颗粒的引脚附近找到PCB过孔,这时可以用焊接或点测探头在过孔上进行信号测量。DDR总线信号质量测试时经常需要至少同时连接CLK、DQS、DQ等信号,且自动测试软件需要运行一段时间,由于使用点测探头人手很难长时间同时保持几路信号连接的可靠性,所以通常会使用焊接探头测试。有时为了方便,也可以把CLK和DQS焊接上,DQ根据需要用点测探头进行测试。有些用户会通过细铜线把信号引出再连接示波器探头,但是因为DDR的信号速率很高,即使是一段1cm左右的没有匹配的铜线也会严重影响信号的质量,因此不建议使用没有匹配的铜线引出信号。有些示波器厂商的焊接探头可以提供稍长一些的经过匹配的焊接线,可以尝试一下这种焊接探头。图5.13所示就是一种用焊接探头在过孔上进行DDR信号测试的例子。DDR5 一致性测试应用软件。湖北DDR一致性测试市场价
前面介绍过,JEDEC规范定义的DDR信号的要求是针对DDR颗粒的引脚上的,但 是通常DDR芯片采用BGA封装,引脚无法直接测试到。即使采用了BGA转接板的方 式,其测试到的信号与芯片引脚处的信号也仍然有一些差异。为了更好地得到芯片引脚 处的信号质量, 一种常用的方法是在示波器中对PCB走线和测试夹具的影响进行软件的 去嵌入(De-embedding)操作。去嵌入操作需要事先知道整个链路上各部分的S参数模型 文件(通常通过仿真或者实测得到),并根据实际测试点和期望观察到的点之间的传输函数, 来计算期望位置处的信号波形,再对这个信号做进一步的波形参数测量和统计。展示了典型的DDR4和DDR5信号质量测试环境,以及在示波器中进行去嵌入操作的 界面。辽宁DDR一致性测试协议测试方法DDR4 和 LPDDR4 发射机一致性测试应用软件的技术指标。
对于嵌入式应用的DDR的协议测试, 一般是DDR颗粒直接焊接在PCB板上,测试可 以选择针对逻辑分析仪设计的BGA探头。也可以设计时事先在板上留测试点,把被测信 号引到一些按一定规则排列的焊盘上,再通过相应探头的排针顶在焊盘上进行测试。
协议测试也可以和信号质量测试、电源测试结合起来,以定位由于信号质量或电源问题 造成的数据错误。图5.23是一个LPDDR4的调试环境,测试中用逻辑分析仪观察总线上 的数据,同时用示波器检测电源上的纹波和瞬态变化,通过把总线解码的数据和电源瞬态变 化波形做时间上的相关和同步触发,可以定位由于电源变化造成的总线读/写错误问题。
DDR规范没有定义模板,这给用眼图方式分析信号时判断信号是否满足规范要求带来挑战。有基于JEDEC规范定义的,ds、,dh、-H(ac)min和rIL(ac)max参数,得出的DDR2533写眼图的模板,中间的区域就是模板,中间的线是DQS的有效边沿即有效的上升沿或下降沿。严格按规范来说的话,中间的模板应该定义为横着的梯形,因为保持时间是相对于DC参数的,不过用长方形可以定义一个更严格的参数要求。
DDR总线一致性测试对示波器带宽的要求
因为Jedec规范没有给岀DDR具体的快的上升、下降时间,通过预估的方式可以得岀 快的边沿时间,但是往往比实际要快,是基于实际PCB板材的情况得出的结果,有 了这个结果可计算出需要的示波器带宽。 DDR-致性测试探测和夹具;
为了进行更简单的读写分离,Agilent的Infiniium系列示波器提供了一种叫作InfiniiScan 的功能,可以通过区域(Zone)定义的方式把读写数据可靠分开。
根据读写数据的建立保持时间不同,Agilent独有的InfiniiScan功能可以通过在屏幕上画 出几个信号必须通过的区域的方式方便地分离出读、写数据,并进一步进行眼图的测试。
信号的眼图。用同样的方法可以把读信号的眼图分离出来。
除了形成眼图外,我们还可以利用示波器的模板测量功能对眼图进行定量分析,
用户可以根据JEDEC的要求自行定义一个模板对读、写信号进行模板测试,如 果模板测试Fail,则还可以利用Agilent示波器提供的模板定位功能定位到引起Fail的波形段。 DDR读写眼图分离的InfiniiScan方法?江西USB测试DDR一致性测试
DDR2 和 LPDDR2 电气一致性测试应用软件。湖北DDR一致性测试市场价
DDR 规范的 DC 和 AC 特性
对于任何一种接口规范的设计,首先要搞清楚系统中传输的是什么样的信号,也就是驱动器能发出什么样的信号,接收器能接受和判别什么样的信号,用术语讲,就是信号的DC和AC特性要求。
在DDR规范文件JEDEC79R的第51页[TABLE6:ELECTRICALCHARACTERISTICSANDDCOPERATINGCONDITIONS]中对DDR的DC有明确要求:VCC=+2.5V+0.2V,Vref=+1.25V±0.05V,VTT=Vref±0.04V.
在我们的实际设计中,除了要精确设计供电电源模块之外,还需要对整个电源系统进行PI仿真,而这是高速系统设计中另一个需要考虑的问题,在这里我们先不讨论它,暂时认为系统能够提供稳定的供电电源。
除DC特性外,我们还应该注意规范中提到的AC特性,所谓AC特性,就是信号在高速利转状态下所表现出的动态变化特性。DDR规范中第60页,对外于云态变化的地址信号、控制信号及数据信号分别给出了交流特性的要求。为方便读者,现把规范中对干信号交流特性的要求复制到这里,作为高速系统设计的一部分,要确保在我们的系统中,所有处于高速工作状态下的DDR信号要符合这个AC特性规范。 湖北DDR一致性测试市场价
深圳市力恩科技有限公司成立于2014-04-03,同时启动了以克劳德为主的实验室配套,误码仪/示波器,矢量网络分析仪,协议分析仪产业布局。力恩科技经营业绩遍布国内诸多地区地区,业务布局涵盖实验室配套,误码仪/示波器,矢量网络分析仪,协议分析仪等板块。我们在发展业务的同时,进一步推动了品牌价值完善。随着业务能力的增长,以及品牌价值的提升,也逐渐形成仪器仪表综合一体化能力。深圳市力恩科技有限公司业务范围涉及一般经营项目是:仪器仪表的研发、租赁、销售、上门维修;物联网产品的研发及销售;无源射频产品的研发及销售;电子产品及电子元器件的销售;仪器仪表、物联网、无源射频产品的相关技术咨询;软件的研发以及销售,软件技术咨询服务等。等多个环节,在国内仪器仪表行业拥有综合优势。在实验室配套,误码仪/示波器,矢量网络分析仪,协议分析仪等领域完成了众多可靠项目。
需要注意的是,由于DDR的总线上存在内存控制器和内存颗粒两种主要芯片,所以 DDR的信号质量测试理论上也应该同时涉及这两类芯片的测试。但是由于JEDEC只规定 了对于内存颗粒这一侧的信号质量的要求,因此DDR的自动测试软件也只对这一侧的信 号质量进行测试。对于内存控制器一侧的信号质量来说,不同控制器芯片厂商有不同的要 求,目前没有统一的规范,因此其信号质量的测试还只能使用手动的方法。这时用户可以在 内存控制器一侧选择测试点,并借助合适的信号读/写分离手段来进行手动测试。DDR4参数测试参考解决方案.福建DDR一致性测试销售电话由于DDR5工作时钟比较高到3.2GHz,系统裕量很小,因此信号的 ...