LANE管理层；
物理层规范了传输介质、电气特性、IO电路、和同步机制,物理层遵守MIPIAllianceStandardforD-PHY，D-PHY为MIPI各个工作组共用标准；所有的CSI-2接收器和发射器必须支持连续的时钟，可以选择支持不连续时钟；连续时钟模式时，数据包之间时钟线保持HS模式，非连续时钟模式时，数据包之间时钟线保持LP11状态。
该组织结集了业界老牌的软硬件厂商包括*大的手机芯片厂商TI、影音多媒体芯片领导厂商意法、全球手机巨头诺基亚以及处理器内核领导厂商ARM、还有手机操作系统鼻祖Symbian。随着飞思卡尔、英特尔、三星和爱立信等重量级厂商的加入，MIPI也逐渐被国际标准化组织所认可。DSI接口
时钟线的HS信号质量测试；海南通信MIPI测试
MIPICSI/DSI的协议测试
对于从事MIPICSI/DSI的芯片和模块开发的用户来说，需要的是能够地验证被测件的功能及在各种可能出现的情况下的表现，依靠示波器提供的信号质量分析和协议解码功能就不太够了(主要是内存深度和触发功能的限制)，这时的协议分析仪是个更好的选择，例如Agilent公司基于U4421A平台的MIPICSI/DSI的协议分析和信号激励方案。如图13.14所示，U4421A采用的也是AXIe的模块式结构，是插在AXle机箱里的一个分析模块，根据不同的License选件可以配置分析仪或训练器功能,或者两者兼有。
MIPI是一个比较新的标准，其规范也在不断修改和改进，目前比较成熟的接口应用有DSI(显示接口)和CSI（摄像头接口）。CSI/DSI分别是指其承载的是针对Camera或Display应用，都有复杂的协议结构。以DSI为例，其协议层结构如下:
CSI/DSI的物理层（PhyLayer）由专门的WorkGroup负责制定，其目前的标准是D-PHY。D-PHY采用1对源同步的差分时钟和1～4对差分数据线来进行数据传输。数据传输采用DDR方式，即在时钟的上下边沿都有数据传输。
D-PHY的物理层支持HS(HighSpeed)和LP(LowPower)两种工作模式。HS模式下采用低压差分信号，功耗较大，但是可以传输很高的数据速率（数据速率为80M～1Gbps）；LP模式下采用单端信号，数据速率很低（<10Mbps），但是相应的功耗也很低。两种模式的结合保证了MIPI总线在需要传输大量数据（如图像）时可以高速传输，而在不需要大数据量传输时又能够减少功耗。
CSI接口
CSI-2是一个单或双向差分串行界面，包含时钟和数据信号。CSI-2的层次结构：CSI-2由应用层、协议层、物理层组成。
协议层包含三层：
像素/字节打包/解包层，
LLP(LowLevelProtocol)层， HISPI, MIPI协议的区别；
MIPI-DS
IMIPI-DSI是一种应用于显示技术的串行接口，兼容DPI(显示像素接口，Display Pixel Interface)、DBI(显示总线接口，Display Bus Interface)和DCS(显示命令集，Display Command Set)，以串行的方式发送像素信息或指令给外设，而且从外设中读取状态信息或像素信息，而且在传输的过程中享有自己的通信协议，包括数据包格式和纠错检错机制。下图所示的是MIPI-DSI接口的简单示意图。MIPI-DSI具备高速模式和低速模式两种工作模式，全部数据通道都可以用于单向的高速传输，但只有个数据通道才可用于低速双向传输，从属端的状态信息、像素等格式通过该数据通道返回。时钟通道于在高速传输数据的过程中传输同步时钟信号。此外，一个主机端可允许同时与多个从属端进行通信。 mipi测试,MIPI信号完整性测试,眼图测试,时钟抖动测试；海南通信MIPI测试
MIPI接口高速接收电路设计；海南通信MIPI测试
当主机向从机发送TA(turnaround)请求序列LP-II->LP-IO>LPOO>LP-IO>LPOO时，从机检测到正确的序列后即将低功耗发送使能端和线路检测使能端置1。在序列检测过程中，当接收到LP-II状态时则从机立即终止该模式的进入，使通道处于LP-II状态。当接口工作于高速接收模式时，主要负责接收主机发送过来的图像数据，并对数据包进行解码，将图像数据转换成RGB666、RGB565、RGB888三种格式输出到LCOS驱动控制模块中点亮液晶像素。并生成行同步信号、场同步信号、数据有效信号及像素时钟信号。当接口工作于低功耗接收模式下时，负责接收主机发送过来的低功耗命令和数据，并将其转换成MIPI协议所描述的DBI格式输出到LCOS驱动控制器中，对LCOS显示模式及参数进行配置。海南通信MIPI测试
