PCIe4.0的发射机质量测试发射机质量是保证链路能够可靠工作的先决条件,对于PCIe的发射机质量测试来说,主要是用宽带示波器捕获其发出的信号并验证其信号质量满足规范要求。按照目前规范中的要求,PCIe3.0的一致性测试需要至少12.5GHz带宽的示波器;而对于PCIe4.0来说,由于数据速率提高到了16Gbps,所以测试需要的示波器带宽应为25GHz或以上。如果要进行主板的测试,测试规范推荐Dual-Port(双口)的测试方式,即把被测的数据通道和参考时钟同时接入示波器,这样在进行抖动分析时就可以把一部分参考时钟中的抖动抵消掉,对于参考时钟Jitter的要求可以放松一些。PCI-e 3.0简介及信号和协议测试方法;山西自动化PCI-E测试

需要注意的是,每一代CBB和CLB的设计都不太一样,特别是CBB的 变化比较大,所以测试中需要加以注意。图4.10是支持PCIe4.0测试的夹具套件,主要包括1块CBB4测试夹具、2块分别支持x1/x16位宽和x4/x8位宽的CLB4测试夹具、1块可 变ISI的测试夹具。在测试中,CBB4用于插卡的TX测试以及主板RX测试中的校准; CLB4用于主板TX的测试以及插卡RX测试中的校准;可变ISI的测试夹具是PCIe4 .0中 新增加的,无论是哪种测试,ISI板都是需要的。引入可变ISI测试夹具的原因是在PCIe4.0 的测试规范中,要求通过硬件通道的方式插入传输通道的影响,用于模拟实际主板或插卡上 PCB走线、过孔以及连接器造成的损耗。山西自动化PCI-E测试pcie 有几种类型,哪个速度快?

项目2.12SystemReceiverLinkEqualizationTest:验证主板在压力信号下的接收机性能及误码率,可以和对端进行链路协商并相应调整对端的预加重,针对8Gbps和16Gbps速率。·项目2.13Add-inCardPLLBandwidth:验证插卡的PLL环路带宽,针对时钟和所有支持的数据速率。·项目2.14Add-inCardPCBImpedance(informative):验证插卡上走线的PCB阻抗,不是强制测试。·项目2.15SystemBoardPCBImpedance(informative):验证主板上走线的PCB阻抗,不是强制测试。接下来,我们重点从发射机和接收机的电气性能测试方面,讲解PCIe4.0的物理层测试方法。
在测试通道数方面,传统上PCIe的主板测试采用了双口(Dual-Port)测试方法,即需要 把被测的一条通道和参考时钟RefClk同时接入示波器测试。由于测试通道和RefClk都是 差分通道,所以在用电缆直接连接测试时需要用到4个示波器通道(虽然理论上也可以用2个 差分探头实现连接,但是由于会引入额外的噪声,所以直接电缆连接是常用的方法),这种 方法的优点是可以比较方便地计算数据通道相对于RefClk的抖动。但在PCIe5.0中,对于 主板的测试也采用了类似于插卡测试的单口(Single-Port)方法,即只把被测数据通道接入 示波器测试,这样信号质量测试中只需要占用2个示波器通道。图4.23分别是PCIe5.0主 板和插卡信号质量测试组网图,芯片封装和一部分PCB走线造成的损耗都是通过PCI-SIGPCIE3.0和PCIE4.0应该如何选择?

当链路速率不断提升时,给接收端留的信号裕量会越来越小。比如PCIe4.0的规范中 定义,信号经过物理链路传输到达接收端,并经均衡器调整以后的小眼高允许15mV, 小眼宽允许18.75ps,而PCIe5.0规范中允许的接收端小眼宽更是不到10ps。在这么小 的链路裕量下,必须仔细调整预加重和均衡器的设置才能得到比较好的误码率结果。但是,预 加重和均衡器的组合也越来越多。比如PCIe4.0中发送端有11种Preset(预加重的预设模 式),而接收端的均衡器允许CTLE在-6~ - 12dB范围内以1dB的分辨率调整,并且允许 2阶DFE分别在±30mV和±20mV范围内调整。综合考虑以上因素,实际情况下的预加 重和均衡器参数的组合可以达几千种。PCI-E转USB或UFS接口的控制芯片和测试板的制作方法;山西自动化PCI-E测试
PCI-E4.0的标准什么时候推出?有什么变化?山西自动化PCI-E测试
PCIe4.0的测试项目PCIe相关设备的测试项目主要参考PCI-SIG发布的ComplianceTestGuide(一致性测试指南)。在PCIe3.0的测试指南中,规定需要进行的测试项目及其目的如下(参考资料:PCIe3.0ComplianceTestGuide):·ElectricalTesting(电气特性测试):用于检查主板以及插卡发射机和接收机的电气性能。·ConfigurationTesting(配置测试):用于检查PCIe设备的配置空间。·LinkProtocolTesting(链路协议测试):用于检查设备的链路层协议行为。山西自动化PCI-E测试
简单总结一下,PCIe4.0和PCIe3.0在物理层技术上的相同点和不同点有:(1)PCIe4.0的数据速率提高到了16Gbps,并向下兼容前代速率;(2)都采用128b/130b数据编码方式;(3)发送端都采用3阶预加重和11种Preset;(4)接收端都有CTLE和DFE的均衡;(5)PCIe3.0是1抽头DFE,PCIe4.0是2抽头DFE;(6)PCIe4.0接收芯片的LaneMargin功能为强制要求(7)PCIe4.0的链路长度缩减到12英寸,多1个连接器,更长链路需要Retimer;(8)为了支持应对链路损耗以及不同链路的情况,新开发的PCle3.0芯片和全部PCIe4.0芯片都...