三极管（BJT管），也称为双性型晶体管
三极管是一个人丁兴旺的“大家族”，其人员众多。因此在电子电路中如果没有三极管的话那么这个电路将“一事无成”。电路中的很多元件都是为三极管服务的，比如电阻、电容等。有必要和大家对三极管进行一下剖析，下面让我们看看三极管的“庐山真面目”。三极管也有三条腿，并且这三条腿不能相互换用，不像MOS管那样其源极（S）和漏极（D）在一定条件下还可以换用的（低频的结型管可以互换）。从图中我们也可以看到，三极管也是有两个PN结构成。我们以NPN型三极管为例来说明这个问题，分别从三个半导体基座中引出三个极，我们给它分别起个名字叫基极、集电极和发射极。这三个端子的相互作用是，通过控制流入基极的电流就可以达到控制发射极和集电极之间的电流的大小，由此我们可以知道三极管是一个电流型控制器件。
由于三极管的输出电流是比较大的，可以产生较大的功率作为后级驱动器件但是其功耗比较大.珠海电子晶体管
线性性能也由晶体管端口在基带频率范围内和载波频率的两倍2fC 的阻抗值决定的。 这些被称为带外终端阻抗。 在设计有源器件(MOS、LDMOS或HBT)时，必须要考虑到这一概念。 二阶非线性谐波根据基极电阻在0Hz和2fC增强或减轻。 据研究结论，允许尽量减少HBT失真的比较好基极终端阻抗是：
其中β是HBT电流增益，g m 是跨导增益。
为了更灵活，研究人员提出了HBT PAs的偏置电路拓扑结构，允许以**的方式重新配置偏置电流和基极阻抗。图3的 配置(a)和(b)之间的折衷通常需要找到，以便比较大限度地提高电击穿电压和热击穿电压，同时**小化基带二次谐波。
珠海电子晶体管就要制造出来，晶体管就是在晶圆上直接雕出来的，晶圆越大，芯片制程越小。
利用上千万颗晶体管，怎样制出一颗芯片？ *
芯片一般是指集成电路的载体，也是集成电路经过设计、制造、封装、测试后的结果，通常是一个可以立即使用的**的整体。如果把**处理器 CPU 比喻为整个电脑系统的心脏，那么主板上的芯片组就是整个身体的躯干。对于主板而言，芯片组几乎决定了这块主板的功能，进而影响到整个电脑系统性能的发挥，芯片组是主板的灵魂。
我们终于看到一个门电路啦! 这是一个 NAND Gate(与非门)，大概是这样▼
A, B 是输入, Y 是输出
其中蓝色的是金属 1 层，绿色是金属 2 层，紫色是金属 3 层，粉色是金属 4 层。那晶体管(“晶体管”自 199X 年以后已经主要是 MOSFET, 即场效应管了 ) 呢？仔细看图，看到里面那些白色的点吗？那是衬底，还有一些绿色的边框？那些是 Active Layer (也即掺杂层)。
单结晶体管的主要参数与极性的判断
1．单结晶体管的主要参数
（1）基极间电阻Rbb(即Rb1+Rb2)。其定义为发射极开路时，基极b1、b2之间的电阻，一般为（5~10）KΩ，其数值随温度上升而增大，不同型号的管阻值有较大的差异。
（2）分压比η。η=Rb1/(Rb1+Rb2),由管子内部结构决定的常数，一般为0.3--0.85。
（3）eb1间反向电压Vcb1。在b2开路时，在额定反向电压Vcb2下，基极b1与发射极e之间的反向耐压。
（4）反向电流Ieo。在b1开路时，在额定反向电压Vcb2下，eb2间的反向电流。
（5）发射极饱和压降Veo。在比较大发射极额定电流时，eb1间的压降。
（6）峰点电流Ip：单结晶体管刚开始导通时，发射极电压为峰点电压时的发射极电流。
想要弄懂晶体管，就要先弄懂二极管。
参见晶体三极管特性曲线2-18图所示：
图2-18 晶体三极管特性曲线
3、晶体三极管共发射极放大原理如下图所示：
A、vt是一个npn型三极管，起放大作用。
B、ecc 集电极回路电源（集电结反偏）为输出信号提供能量。
C、rc 是集电极直流负载电阻，可以把电流的变化量转化成电压的变化量反映在输出端。
D、基极电源ebb和基极电阻rb，一方面为发射结提供正向偏置电压，同时也决定了基极电流ib.
图2-19 共射极基本放大电路
E、cl、c2作用是隔直流通交流偶合电容。
F、rl是交流负载等效电阻。
单结晶体管因为具有两个基极，故单结晶体管又称为双基极晶体管。珠海电子晶体管
第三类是可以用来制作成晶体三极管的半导体。珠海电子晶体管
GAA晶体管
而当先进工艺发展到了7nm阶段，并在其试图继续向下发展的过程中，人们发现，FinFET似乎也不能满足更为先进的制程节点。于是，2006年，来自韩国科学技术研究院（KAIST）和国家nm晶圆中心的韩国研究人员团队开发了一种基于全能门（GAA）FinFET技术的晶体管，三星曾表示，GAA技术将被用于3nm工艺制程上。
GAA全能门与FinFET的不同之处在于，GAA设计围绕着通道的四个面周围有栅极，从而确保了减少漏电压并且改善了对通道的控制，这是缩小工艺节点时的基本步骤，使用更***的晶体管设计，再加上更小的节点尺寸，和5nm FinFET工艺相比能实现更好的能耗比。
GAA 技术作为一款正处于预研中的技术，各家厂商都有自己的方案。比如 IBM 提供了被称为硅纳米线 FET （nanowire FET）的技术，实现了 30nm 的纳米线间距和 60nm 的缩放栅极间距，该器件的有效纳米线尺寸为 12.8nm。此外，新加坡国立大学也推出了自己的纳米线 PFET，其线宽为 3.5nm，采用相变材料 Ge2Sb2Te5 作为线性应力源。
另据据韩媒Business Korea的报道显示，三星电子已经成功攻克了3nm和1nm工艺所使用的GAA （GAA即Gate-All-Around，环绕式栅极）技术，正式向3nm制程迈出了重要一步，预计将于2022年开启大规模量产。
珠海电子晶体管
深圳市凯轩业科技有限公司属于电子元器件的高新企业，技术力量雄厚。公司致力于为客户提供安全、质量有保障的质量产品及服务，是一家有限责任公司企业。公司目前拥有***员工5~10人人，具有[ "二三极管", "晶体管", "保险丝", "电阻电容" ]等多项业务。凯轩业电子自成立以来，一直坚持走正规化、专业化路线，得到了广大客户及社会各界的普遍认可与大力支持。
