1、高频元件:高频元件之间的连线越短越好,设法减小连线的分布参数和相互之间的电磁干扰,易受干扰的元件不能离得太近。隶属于输入和隶属于输出的元件之间的距离应该尽可能大一些。2、具有高电位差的元件:应该加大具有高电位差元件和连线之间的距离,以免出现意外短路时损坏元件。为了避免爬电现象的发生,一般要求2000V电位差之间的铜膜线距离应该大于2mm,若对于更高的电位差,距离还应该加大。带有高电压的器件,应该尽量布置在调试时手不易触及的地方。3、重量太大的元件:此类元件应该有支架固定,而对于又大又重、发热量多的元件,不宜安装在电路板上。4、发热与热敏元件:注意发热元件应该远离热敏元件。布局中应参考原理框图,根据单板的主信号流向规律安排主要元器件。正规PCB培训原理
(10)关键的线要尽量粗,并在两边加上保护地。高速线要短而直。(11)元件引脚尽量短,去耦电容引脚尽量短,去耦电容使用无引线的贴片电容。(12)对A/D类器件,数字部分与模拟部分地线宁可统一也不要交*。(13)时钟、总线、片选信号要远离I/O线和接插件。(14)模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟。(15)时钟线垂直于I/O线比平行I/O线干扰小,时钟元件引脚需远离I/O电缆。(16)石英晶体下面以及对噪声敏感的器件下面不要走线。(17)弱信号电路,低频电路周围不要形成电流环路。(18)任何信号都不要形成环路,如不可避免,让环路区尽量小常规PCB培训发热元件要一般应均匀分布,以利于单板和整机的散热。
DDR的PCB布局、布线要求4、对于DDR的地址及控制信号,如果挂两片DDR颗粒时拓扑建议采用对称的Y型结构,分支端靠近信号的接收端,串联电阻靠近驱动端放置(5mm以内),并联电阻靠近接收端放置(5mm以内),布局布线要保证所有地址、控制信号拓扑结构的一致性及长度上的匹配。地址、控制、时钟线(远端分支结构)的等长范围为≤200Mil。5、对于地址、控制信号的参考差分时钟信号CK\CK#的拓扑结构,布局时串联电阻靠近驱动端放置,并联电阻靠近接收端放置,布线时要考虑差分线对内的平行布线及等长(≤5Mil)要求。6、DDR的IO供电电源是2.5V,对于控制芯片及DDR芯片,为每个IO2.5V电源管脚配备退耦电容并靠近管脚放置,在允许的情况下多扇出几个孔,同时芯片配备大的储能大电容;对于1.25VVTT电源,该电源的质量要求非常高,不允许出现较大纹波,1.25V电源输出要经过充分的滤波,整个1.25V的电源通道要保持低阻抗特性,每个上拉至VTT电源的端接电阻为其配备退耦电容。
如果要将两块PCB相互连结,一般我们都会用到俗称「金手指」的边接头(edgeconnector)。金手指上包含了许多裸露的铜垫,这些铜垫事实上也是PCB布线的一部份。通常连接时,我们将其中一片PCB上的金手指插另一片PCB上合适的插槽上(一般叫做扩充槽Slot)。在计算机中,像是显示卡,声卡或是其它类似的界面卡,都是借着金手指来与主机板连接的。PCB上的绿色或是棕色,是阻焊漆(soldermask)的颜色。这层是绝缘的防护层,可以保护铜线,也可以防止零件被焊到不正确的地方。在阻焊层上另外会印刷上一层丝网印刷面(silkscreen)。通常在这上面会印上文字与符号(大多是白色的),以标示出各零件在板子上的位置。丝网印刷面也被称作图标面(legend)。·各元件布局应均匀、整齐、紧凑,尽量减小和缩短各元件之间的引线和连接。
在设计中,从PCB板的装配角度来看,要考虑以下参数:1)孔的直径要根据大材料条件(MMC)和小材料条件(LMC)的情况来决定。一个无支撑元器件的孔的直径应当这样选取,即从孔的MMC中减去引脚的MMC,所得的差值在0.15-0.5mm之间。而且对于带状引脚,引脚的标称对角线和无支撑孔的内径差将不超过0.5mm,并且不少于0.15mm。2)合理放置较小元器件,以使其不会被较大的元器件遮盖。3)阻焊的厚度应不大于0.05mm。4)丝网印制标识不能和任何焊盘相交。5)电路板的上半部应该与下半部一样,以达到结构对称。因为不对称的电路板可能会变弯曲。弱信号电路,低频电路周围不要形成电流环路。常规PCB培训
石英晶体下面以及对噪声敏感的器件下面不要走线。正规PCB培训原理
工艺方面注意事项(1)质量较大、体积较大的SMD器件不要两面放置;(2)质量较大的元器件放在板的中心;(3)可调元器件的布局要方便调试(如跳线、可变电容、电位器等);(4)电解电容、钽电容极性方向不超过2个;(5)SMD器件原点应在器件中心,布局过程中如发现异常,通知客户或封装工程师更新PCB封装。布局子流程为:模块布局→整体布局→层叠方案→规则设置→整板扇出。模块布局模块布局子流程:模块划分→主芯片放置并扇出→RLC电路放置→时钟电路放置。常见模块布局参考5典型电路设计指导。正规PCB培训原理
如果设计的电路系统中包含FPGA器件,则在绘制原理图前必需使用Quartus II软件对管脚分配进行验证。(FPGA中某些特殊的管脚是不能用作普通IO的)。2、4层板从上到下依次为:信号平面层、地、电源、信号平面层;6层板从上到下依次为:信号平面层、地、信号内电层、信号内电层、电源、信号平面层。6层以上板(优点是:防干扰辐射),优先选择内电层走线,走不开选择平面层,禁止从地或电源层走线(原因:会分割电源层,产生寄生效应)。3、多电源系统的布线:如FPGA+DSP系统做6层板,一般至少会有3.3V+1.2V+1.8V+5V。3.3V一般是主电源,直接铺电源层,通过过孔很容易布通全局电源网络;·电...