校准DDR一致性测试项目

通常我们会以时钟为基准对数据信号叠加形成眼图，但这种简单的方法对于DDR信 号不太适用。DDR总线上信号的读、写和三态都混在一起，因此需要对信号进行分离后再进 行测量分析。传统上有以下几种方法用来进行读/写信号的分离，但都存在一定的缺点。

(1)根据读/写Preamble的宽度不同进行分离(针对DDR2信号)。Preamble是每个Burst的数据传输开始前，DQS信号从高阻态到发出有效的锁存边沿前的  一段准备时间，有些芯片的读时序和写时序的Preamble的宽度可能是不一样的，因此可以  用示波器的脉冲宽度触发功能进行分离。但由于JEDEC并没有严格规定写时序的  Preamble宽度的上限，因此如果芯片的读/写时序的Preamble的宽度接近则不能进行分  离。另外，对于DDR3来说，读时序的Preamble可能是正电平也可能是负电平；对于  DDR4来说，读/写时序的Preamble几乎一样，这都使得触发更加难以设置。 DDR 设计和测试解决方案；校准DDR一致性测试项目

每个DDR芯片独享DOS，DM信号;四片DDR芯片共享RAS#，CAS#，CS#，WE#控制信号。

DDR工作频率为133MHz。

DDR 控制器选用Xilinx公司的 FPGA，型号为XC2VP30 6FF1152C

得到这个设计需求之后，我们首先要进行器件选型，然后根据所选的器件，准备相关的设计资料。一般来讲，对于经过选型的器件，为了使用这个器件进行相关设计，需要有如下资料。

器件数据手册Datasheet:这个是必须要有的。如果没有器件手册，是没有办法进行设计的(一般经过选型的器件，设计工程师一定会有数据手册)。 云南DDR一致性测试配件DDR3和 DDR4设计分成几个方面：仿真、有源信号验证和功能测试。用于电气物理层、协议层和功能测试解决方案。

除了DDR以外，近些年随着智能移动终端的发展，由DDR技术演变过来的LPDDR (Low-Power DDR,低功耗DDR)也发展很快。LPDDR主要针对功耗敏感的应用场景，相 对于同一代技术的DDR来说会采用更低的工作电压，而更低的工作电压可以直接减少器 件的功耗。比如LPDDR4的工作电压为1. 1V,比标准的DDR4的1.2V工作电压要低一 些，有些厂商还提出了更低功耗的内存技术，比如三星公司推出的LPDDR4x技术，更是把 外部I/O的电压降到了0.6V。但是要注意的是，更低的工作电压对于电源纹波和串扰噪 声会更敏感，其电路设计的挑战性更大。除了降低工作电压以外，LPDDR还会采用一些额 外的技术来节省功耗，比如根据外界温度自动调整刷新频率(DRAM在低温下需要较少刷 新)、部分阵列可以自刷新，以及一些对低功耗的支持。同时，LPDDR的芯片一般体积更 小，因此占用的PCB空间更小。

10Gbase-T总线测量为例做简单介绍。

10Gbase-T总线的测量需要按照图7-128来连接各种仪器和测试夹具。

10Gbase-T的输岀跌落/定时抖动/时钟频率要求用实时示波器测试；线性度/功率谱密度 PSD/功率电平要求用频谱分析仪测试；回波损耗要求用网络分析仪测试。

需要自动化测试软件进行各种参数测试，一般这个软件直接装在示波器内置的计算机里。 没有自动测试软件，测试是异常困难和耗时的工作。

测试夹具是测试系统的重要组成部分，测试仪器公司或一些专业的公司会提供工业标准 总线所用的测试夹具。当然也可以自己设计，自己设计时主要关注阻抗匹配、损耗、串扰等 电气参数，以及机械连接方面的连接可靠性和可重复性等可操作性功能。 什么是DDR DDR2 DDR3 DDR4 DDR5;

DDR时钟总线的一致性测试

DDR总线参考时钟或时钟总线的测试变得越来越复杂，主要测试内容可以分为两方面：波形参数和抖动。波形参数主要包括：Overshoot（过冲）；Undershoot（下冲）；SlewRate（斜率）；RiseTime（上升时间）和FallTime（下降时间）；高低时间；DutyCycle（占空比失真）等，测试较简单，在此不再赘述。抖动测试则越来越复杂，以前一般只是测试Cycle-CycleJitter（周期到周期抖动），但是当速率超过533MT/S的DDR2&3时，测试内容相当多，不可忽略。表7-15是DDR2667的规范参数。对这些抖动参数的测试需要用软件实现，比如Agilent的N5413ADDR2时钟表征工具。测试建议用系统带宽4GHz以上的差分探头和示波器，测试点在DIMM上靠近DRAM芯片的位置，被测系统建议运行MemoryTest类的总线加压软件。 D9050DDRC DDR5 发射机合规性测试软件.云南DDR一致性测试配件

DDR4存储器设计的信号完整性。校准DDR一致性测试项目

需要注意的是，由于DDR的总线上存在内存控制器和内存颗粒两种主要芯片，所以 DDR的信号质量测试理论上也应该同时涉及这两类芯片的测试。但是由于JEDEC只规定 了对于内存颗粒这一侧的信号质量的要求，因此DDR的自动测试软件也只对这一侧的信 号质量进行测试。对于内存控制器一侧的信号质量来说，不同控制器芯片厂商有不同的要 求，目前没有统一的规范，因此其信号质量的测试还只能使用手动的方法。这时用户可以在 内存控制器一侧选择测试点，并借助合适的信号读/写分离手段来进行手动测试。校准DDR一致性测试项目