目前关于晶片键合的研究很多，工艺日渐成熟，但是对于表面带有微结构的硅片键合研究很少，键合效果很差。
本文针对表面带有微结构硅晶圆的封装问题，提出一种基于采用 Ti / Au 作为金属过渡层的硅—硅共晶键合的键合工艺，实现表面带有微结构硅晶圆之间的键合，解决键合对硅晶圆表面要求极高，环境要求苛刻的问题。
在对金层施加一定的压力和温度时，金层发生流动、互 融，从而形成键合。该过程对金的纯度要求较高，即当金层 发生氧化就会影响键合质量。 EVG的GEMINI系列是顶及大批量生产系统，同时结合了自动光学对准和键合操作功能。中国香港解键合键合机
EVG的晶圆键合机键合室配有通用键合盖，可快速排空，快速加热和冷却。通过控制温度，压力，时间和气体，允许进行大多数键合过程。也可以通过添加电源来执行阳极键合。对于UV固化黏合剂，可选的键合室盖具有UV源。键合可在真空或受控气体条件下进行。顶部和底部晶片的**温度控制补偿了不同的热膨胀系数，从而实现无应力黏合和出色的温度均匀性。在不需要重新配置硬件的情况下，可以在真空下执行SOI / SDB（硅的直接键合）预键合。
以上的键合机由岱美仪器供应并提供技术支持。 解键合键合机推荐产品EVG键合机的键合室配有通用键合盖，可快速排空，快速加热和冷却。
EVG®820层压系统 将任何类型的干胶膜（胶带）自动无应力层压到晶圆上 特色 技术数据 EVG820层压站用于将任何类型的干胶膜自动，无应力地层压到载体晶片上。这项独特的层压技术可对卷筒上的胶带进行打孔，然后将其对齐并层压到晶圆上。该材料通常是双面胶带。利用冲压技术，可以自由选择胶带的尺寸和尺寸，并且与基材无关。 特征 将任何类型的干胶膜自动，无应力和无空隙地层压到载体晶片上 在载体晶片上精确对准的层压 保护套剥离 干膜层压站可被集成到一个EVG®850TB临时键合系统 技术数据 晶圆直径（基板尺寸） 高达300毫米 组态 1个打孔单元 底侧保护衬套剥离 层压 选件 顶侧保护膜剥离 光学对准 加热层压
半导体器件的垂直堆叠已经成为使器件密度和性能不断提高的日益可行的方法。晶圆间键合是实现3D堆叠设备的重要工艺步骤。然而，需要晶片之间的紧密对准和覆盖精度以在键合晶片上的互连器件之间实现良好的电接触，并*小化键合界面处的互连面积，从而可以在晶片上腾出更多空间用于生产设备。支持组件路线图所需的间距不断减小，这推动了每一代新产品的更严格的晶圆间键合规范。
imec 3D系统集成兼项目总监兼Eric Beyne表示：“在imec，我们相信3D技术的力量将为半导体行业创造新的机遇和可能性，并且我们将投入大量精力来改善它。“特别关注的领域是晶圆对晶圆的键合，在这一方面，我们通过与EV Group等行业合作伙伴的合作取得了优异的成绩。去年，我们成功地缩短了芯片连接之间的距离或间距，将晶圆间的混合键合厚度减小到1.4微米，是目前业界标准间距的四倍。今年，我们正在努力将间距至少降低一半。” EVG键合机提供的加工服务。
在将半导体晶圆切割成子部件之前，有机会使用自动步进测试仪来测试它所携带的众多芯片，这些测试仪将测试探针顺序放置在芯片上的微观端点上，以激励，激励和读取相关的测试点。这是一种实用的方法，因为有缺陷的芯片不会被封装到蕞终的组件或集成电路中，而只会在蕞终测试时被拒绝。一旦认为模具有缺陷，墨水标记就会渗出模具，以便于视觉隔离。典型的目标是在100万个管芯中，少于6个管芯将是有缺陷的。还需要考虑其他因素，因此可以优化芯片恢复率。自动晶圆键合机系统EVG®560，拥有多达4个键合室，能满足各种键合操作；可以自动装卸键合室和冷却站。陕西键合机学校会用吗
根据键合机型号和加热器尺寸，EVG500系列键合机可以用于碎片50 mm到300 mm尺寸的晶圆。中国香港解键合键合机
Ziptronix Inc. 与 EV Group（简称“EVG ”）***宣布已成功地在客户提供的300毫米DRAM晶圆实现亚微米键合后对准精度。方法是在 EVG Gemini FB 产品融合键合机和 SmartView NT 键合对准机上采用 Ziptronix 的DBI混合键合技术。这种方法可用于制造各种应用的微间距3D集成电路，包括堆栈存储器、上等图像传感器和堆栈式系统芯片 (SoC)。
Ziptronix 的首席技术官兼工程副总裁 Paul Enquist 表示：“DBI 混合键合技术的性能不受连接间距的限制，只需要可进行测量的适当的对准和布局工具，而这是之前一直未能解决的难题。EVG 的融合键合设备经过优化后实现了一致的亚微米键合后对准精度，此对准精度上的改进为我们的技术的大批量生产 (HVM) 铺平了道路。” 中国香港解键合键合机
