要把并行的信号通过串行总线传输,一般需要对数据进行并/串转换。为了进一步减少传输线的数量和提高传输距离,很多高速数据总线采用嵌入式时钟和8b/10b的数据编码方式。8b/10b编码由于直流平衡、支持AC耦合、可嵌入时钟信息、抗共模干扰能力强、编解码结构相对简单等优点,在很多高速的数字总线如FiberChannel、PCIe、SATA、USB3.0、DisplayPort、XAUI、RapidIO等接口上得到广泛应用。图1.20是一路串行的2.5Gbps的8b/10b编码后的数据流以及相应的解码结果,从中可以明显看到解出的K28.5等控制码以及相应的数据信息。数字信号是由“0”和“1”。中国香港数字信号测试销售价格
为了提高信号在高速率、长距离情况下传输的可靠性,大部分高速的数字串行总线都会采用差分信号进行信号传输。差分信号是用一对反相的差分线进行信号传输,发送端采用差分的发送器,接收端相应采用差分的接收器。图1.13是一个差分线的传输模型及真实的差分PCB走线。
采用差分传输方式后,由于差分线对中正负信号的走线是紧密耦合在一起的,所以外界噪声对于两根信号线的影响是一样的。而在接收端,由于其接收器是把正负信号相减的结果作为逻辑判决的依据,因此即使信号线上有严重的共模噪声或者地电平的波动,对于的逻辑电平判决影响很小。相对于单端传输方式,差分传输方式的抗干扰、抗共模噪声能力 提高。 中国香港数字信号测试销售价格数字信号处理系统的性能取决于3个因素:采样频率、架构、字长。
抖动的频率范围。抖动实际上是时间上的噪声,其时间偏差的变化频率可能比较 快也可能比较慢。通常把变化频率超过10Hz以上的抖动成分称为jitter,而变化频率低于 10Hz的抖动成分称为wander(漂移)。wander主要反映的是时钟源随着时间、温度等的缓 慢变化,影响的是时钟或定时信号的***精度。在通信或者信号传输中,由于收发双方都会 采用一定的时钟架构来进行时钟的分配和同步,缓慢的时钟漂移很容易被跟踪上或补偿掉, 因此wander对于数字电路传输的误码率影响不大,高速数字电路测量中关心的主要是高 频的jitter。
由于真正的预加重电路在实现时需要有相应的放大电路来增加跳变比特的幅度,电路 比较复杂而且增加系统功耗,所以在实际应用时更多采用去加重的方式。去加重技术不是 增大跳变比特的幅度,而是减小非跳变比特的幅度,从而得到和预加重类似的信号波形。 图 1.29是对一个10Gbps的信号进行-3.5dB的去加重后对频谱的影响。可以看到,去加 重主要是通过压缩信号的直流和低频分量(长0 或者长 1 的比特流),从而改善其在传输过 程中可 能造成的对短0或者短1 比特的影响。什么是模拟信号和数字信号是什么。
数字信号的均衡(Equalization)
前面介绍了预加重或者去加重技术对于克服传输通道损耗、改善高速数字信号接收端信号质量的作用,但是当信号速率进一步提高或者传输距离更长时,**在发送端已不能充分补偿传输通道带来的损耗,这时就需要在接收端同时使用均衡技术来进一步改善信号质量。所谓均衡,是在数字信号的接收端进行的一种补偿高频损耗的技术。常见的信号均衡技术有3种:CTLE(ContinuousTimeLinearEqualization)、FFE(FeedForwardEqualization)和DFE(DecisionFeedbackEqualization).CTLE是在接收端提供一个高通滤波器,这个高通滤波器可以对信号中的主要高频分量进行放大,这一点和发送端的预加重技术带来的效果是类似的。有些速率比较高的总线,为了适应不同链路长度损耗的影响,还支持多挡不同增益的CTLE均衡器。图1.35是PCle5.0总线在接收端使用的CTLE均衡器的频响曲线的例子。 上升时间是数字信号另一个非常关键的参数,它反映了一个数字信号在电平切换时边沿变化的快慢。中国香港数字信号测试销售价格
数字信号可通过分时将大量信号合成为一个信号(称复用信号),通过某个处理器处理后,再将信号解复用;中国香港数字信号测试销售价格
采用这种时钟恢复方式后,由于CDR能跟踪数据中的 一 部分低频抖动,所以数据传输 中增加的低频抖动对于接收端采样影响不大,因此更适于长距离传输。(不过由于受到环路 滤波器带宽的限制,数据线上的高频抖动仍然会对接收端采样产生比较大的影响。)
采用嵌入式时钟的缺点在于电路的复杂度增加,而且由于数据编码需要一些额外开销,降低了总线效率。
随着技术的发展,一些对总线效率要求更高的应用中开始采用另一种时钟分配方式,即前向时钟(ForwardClocking)。前向时钟的实现得益于DLL(DelayLockedLoop)电路的成熟。DLL电路比较大的好处是可以很方便地用成熟的CMOS工艺大量集成,而且不会增加抖动。
一个前向时钟的典型应用,总线仍然有单独的时钟传输通路,而与传统并行总线所不同的是接收端每条信号路径上都有一个DLL电路。电路开始工作时可以有一个训练的过程,接收端的DLL在训练过程中可以根据每条链路的时延情况调整时延,从而保证每条数据线都有充足的建立/保持时间。 中国香港数字信号测试销售价格
可以插入控制字符。在10bit数据可以表示的1024个组合中,除了512个组合用 于对应原始的8bit数据以及一些不太好的组合(这样信号里有太长的 连续0或者1,而且明显0、1的数量不平衡)以外,还有一些很特殊的组合。这些特殊的组 合可以用来在数据传输过程中作为控制字符插入。这些控制字符不对应特定的 8bit数据,但是在有些总线应用里可以一些特殊的含义。比如K28.5码型,其特殊的 码型组合可以帮助接收端更容易判别接收到的连续的10bit数据流的符号边界,所以在一 些总线的初始化阶段或数据包的包头都会进行发送。还有一些特殊的符号用于进行链路训 练、标记不同的数据包类型、进行收发端的时钟速率匹配...