建立时间和保持时间加起来的时间称为建立/保持时间窗口,是接收端对于信号保持在 同一个逻辑状态的**小的时间要求。数字信号的比特宽度如果窄于这个时间窗口就肯定无 法同时满足建立时间和保持时间的要求,所以接收端对于建立/保持时间窗口大小的要求实 际上决定了这个电路能够工作的比较高的数据速率。通常工 作速率高一些的芯片,很短的建 立时间、保持时间就可以保证电路可靠工作,而工作速率低一 些的芯片则会要求比较长的建 立时间和保持时间。
另外要注意的是, 一个数字电路能够可靠工作的比较高数据速率不仅取决于接收端对于 建立/保持时间的要求,输出端的上升时间过缓、输出幅度偏小、信号和时钟中有抖动、信号 有畸变等很多因素都会消耗信号建立/保持时间的裕量。因此一个数字电路能够达到的比较高数据传输速率与发送芯片、接收芯片以及传输路径都有关系。
建立时间和保持时间是数字电路非常重要的概念,是接收端可靠信号接收的**基本要 求,也是数字电路可靠工作的基础。可以说,大部分数字信号的测量项目如数据速率、信号 幅度、眼图、抖动等的测量都是为了间接保证信号满足接收端对建立时间和保持时间的要 求,在以后章节的论述中我们可以慢慢体会。 什么是模拟信号和数字信号是什么。北京多端口矩阵测试数字信号测试
数字信号的时域和频域
数字信号的频率分量可以通过从时域到频域的转换中得到。首先我们要知道时域是真实世界,频域是更好的用于做信号分析的一种数学手段,时域的数字信号可以通过傅里叶变换转变为一个个频率点的正弦波的。这些正弦波就是对应的数字信号的频率分量。假如定义理想方波的边沿时间为0,占空比50%的周期信号,其在傅里叶变换后各频率分量振幅。
可见对于理想方波,其振幅频谱对应的正弦波频率是基频的奇数倍频(在50%的占空比下)。奇次谐波的幅度是按1"下降的(/是频率),也就是-20dB/dec(-20分贝每十倍频)。 北京多端口矩阵测试数字信号测试波形参数测试室数字信号测试常用的测量方法,随着数字信号速率的提高,波形参数的测量方法越来越不适用了。
这种并/串转换方法由于不涉及信号的编解码,结构简单,效率较高,但是需要收发端进行精确的时钟同步以控制信号的复用和解复用操作,因此需要专门的时钟传输通道,而且串行信号上一旦出现比较大的抖动就会造成串/并转换的错误。
因此,这种简单的并/串转换方式一般用于比较关注传输效率的芯片间的短距离互连或者一些光端机信号的传输中。另外,由于信号没有经过任何编码,信号中可能会出现比较长的连续的0或者连续的1,因此信号必须采用直流耦合方式,收发端一旦存在比较大的共模或地噪声,会严重影响信号质量,因此这种并/串转换方式用于电信号传输时或者传输速率不太高(通常<1Gbps),或者传输距离不太远(通常<50cm)的场合。
基本上可以看到数字信号的频域分量大部分集中在1/7U,这个频率以下,我们可以将这个频率称之为信号的带宽,工程上可以近似为0.35/0,当对设计要求严格的时候,也可近似为0.5/rro
也就是说,叠加信号带宽(0.35/。)以下的频率分量基本上可以复现边沿时间是tr的数字时;域波形信号。这个频率通常也叫作转折频率或截止频率(Fknee或cutofffrequency)
*信号的能量大部分集中在信号带宽以下,意味着我们在考虑这个信号的传输效应时,主要关注比较高频率可以到信号的带宽。
所以,假如在数字信号的传输过程中可以保证在信号的带宽(0.35亿)以下的频率分量(模拟信号)经过互连路径的质量,则我们可以保证接收到比较完整的数字信号。
然而,我们会在下面看到在考虑信号完整性问题时由于传输路径阻抗不连续对信号的反射,损耗随频率的增加而增加的特性等因素,这些频率分量在传输时会有畸变,从而造成接收到的各个频率的分量叠加在时并不能完全保证复现原有的时域的数字信号。 数字信号抖动的成因(Root Cause of Jitter);
我们经常使用到的总线根据数据传输方式的不同,可以分为并行总线和串行总线。
并行总线是数字电路中早也是普遍采用的总线结构。在这种总线上,数据线、地址线、控制线等都是并行传输,比如要传输8位的数据宽度,就需要8根数据信号线同时传输;如果要传输32位的数据宽度,就需要32根数据信号线同时传输。除了数据线以外,如果要寻址比较大的地址空间,还需要很多根地址线的组合来不同的地址空间。图1.7是一个典型的微处理器的并行总线的工作时序,其中包含了1根时钟线、16根数据线、16根地址线以及一些读写控制信号。 真实的数字信号频谱;数字信号测试商家
数字信号处理系统设计流程;北京多端口矩阵测试数字信号测试
这种方法由于不需要单独的时钟走线,各对差分线可以采用各自的CDR电路,所以对各对线的等长要求不太严格(即使要求严格也很容易实现,因为走线数量减少,而且信号都是点对点传输)。为了把时钟信息嵌在数据流里,需要对数据进行编码,比较常用的编码方式有ANSI的8b/10b编码、64b/66b编码、曼彻斯特编码、特殊的数据编码以及对数据进行加扰等。
嵌入式时钟结构的关键在于CDR电路,CDR的工作原理如图1.17所示。CDR通常用一个PLL电路实现,可以从数据中提取时钟。PLL电路通过鉴相器(PhaseDetector)比较输入信号和本地VCO(压控振荡器)间的相差,并把相差信息通过环路滤波器(Filter)滤波后转换成低频的对VCO的控制电压信号,通过不断的比较和调整终实现本地VCO对输入信号的时钟锁定。 北京多端口矩阵测试数字信号测试
可以插入控制字符。在10bit数据可以表示的1024个组合中,除了512个组合用 于对应原始的8bit数据以及一些不太好的组合(这样信号里有太长的 连续0或者1,而且明显0、1的数量不平衡)以外,还有一些很特殊的组合。这些特殊的组 合可以用来在数据传输过程中作为控制字符插入。这些控制字符不对应特定的 8bit数据,但是在有些总线应用里可以一些特殊的含义。比如K28.5码型,其特殊的 码型组合可以帮助接收端更容易判别接收到的连续的10bit数据流的符号边界,所以在一 些总线的初始化阶段或数据包的包头都会进行发送。还有一些特殊的符号用于进行链路训 练、标记不同的数据包类型、进行收发端的时钟速率匹配...