企业商机
数字信号测试基本参数
  • 品牌
  • 克劳德
  • 型号
  • 数字信号测试
数字信号测试企业商机

采用同步时钟的电路减少了出现逻辑不确定状态的可能性,而且可以减小电路和信号布线时延的累积效应,所以在现代的数字系统和设备中***采用。采用同步电路以后,数字电路就以一定的时钟节拍工作,我们把数字信号每秒钟跳变的比较大速率称为信号的数据速率(BitRate),单位通常是bps(bitspersecond)或者bit/s。大部分并行总线的数据速率和系统中时钟的工作频率一致,比如某51系列单片机工作在11.0592MHz时钟下,其数据线上的数据速率就是11.0592Mbps;也有些特殊的场合采用DDR方式(DoubleDataRate)采样,数据速率是其时钟工作频率的2倍,比如某DDR4内存芯片,其工作时钟是1333MHz,其数据速率是2666Mbps。还有些高速传输的情况,比如PCle、USB3.0、SATA、RapidIO、100G以太网等总线,时钟信息是通过编码嵌入在数据流中,这种情况下虽然在外部看不到有专门的时钟传输通道,但是其工作起来仍然有特定的数据速率。数字 信号处理系统的基本组成;PCI-E测试数字信号测试执行标准

PCI-E测试数字信号测试执行标准,数字信号测试

 采用AC耦合方式的另一个好处是收发端在做互连时不用太考虑直流偏置点的互相影响, 互连变得非常简单,对于热插拔的支持能力也更好。

(3)有利于信号校验。很多高速信号在进行传输时为了保证传输的可靠性,要对接收 到的信号进行检查以确认收到的信号是否正确。在8b/10bit编码表中,原始的8bit数据总 共有256个组合,即使考虑到每个Byte有正负两个10bit编码,也只需要用到512个10bit 的组合。而10bit的数据总共可以有1024个组合,因此有大约一半的10bit组合是无效的 数据,接收端一旦收到这样的无效组合就可以判决数据无效。另外,前面介绍过数据在传输 过程中要保证直流平衡, 一旦接收端收到的数据中发现违反直流平衡的规则,也可以判决数 据无效。因此采用8b/10b编码以后数据本身就可以提供一定的信号校验功能。需要注意的是,这种校验不是足够可靠,因为理论上还是可能会有几个bit在传输中发生了错误,但 是结果仍然符合8b/10b编码规则和直流平衡原则。因此,很多使用8b/10b编码的总线还 会在上层协议上再做相应的CRC校验(循环冗余校验)。 PCI-E测试数字信号测试执行标准数字信号处理技术经过几十年的发展已经相当成熟,目前在很多领域都有着宽敞的应用。

PCI-E测试数字信号测试执行标准,数字信号测试

数字信号的预加重(Pre-emphasis)


如前所述,很多常用的电路板材料或者电缆在高频时都会呈现出高损耗的特性。目前的高速串行总线速度不断提升,使得流行的电路板材料达到极限从而对信号有较大的损耗,这可能导致接收端的信号极其恶劣以至于无法正确还原和解码信号,从而出现传输误码。如果我们观察高速的数字信号经过长的传输通道传输后到达接收端的眼图,它可能是闭合的或者接近闭合的。因此工程师可以有两种选择:一种是在设计中使用较为昂贵的电路板材料;另一种是仍然沿用现有材料,但采用某种技术来补偿传输通道的损耗影响。考虑到在高速率的情况下低损耗的电路板材料和电缆的成本过高,我们通常会优先尝试相应的信号补偿技术,预加重(Pre-emphasis)和均衡就是高速数字电路中常用的两种信号补偿技术。

由于真正的预加重电路在实现时需要有相应的放大电路来增加跳变比特的幅度,电路  比较复杂而且增加系统功耗,所以在实际应用时更多采用去加重的方式。去加重技术不是  增大跳变比特的幅度,而是减小非跳变比特的幅度,从而得到和预加重类似的信号波形。 图 1.29是对一个10Gbps的信号进行-3.5dB的去加重后对频谱的影响。可以看到,去加  重主要是通过压缩信号的直流和低频分量(长0 或者长 1  的比特流),从而改善其在传输过  程中可 能造成的对短0或者短1 比特的影响。传输线对数字信号的影响;

PCI-E测试数字信号测试执行标准,数字信号测试

要把并行的信号通过串行总线传输,一般需要对数据进行并/串转换。为了进一步减少传输线的数量和提高传输距离,很多高速数据总线采用嵌入式时钟和8b/10b的数据编码方式。8b/10b编码由于直流平衡、支持AC耦合、可嵌入时钟信息、抗共模干扰能力强、编解码结构相对简单等优点,在很多高速的数字总线如FiberChannel、PCIe、SATA、USB3.0、DisplayPort、XAUI、RapidIO等接口上得到广泛应用。图1.20是一路串行的2.5Gbps的8b/10b编码后的数据流以及相应的解码结果,从中可以明显看到解出的K28.5等控制码以及相应的数据信息。高速数字接口原理与测试;PCI-E测试数字信号测试执行标准

数字信号的时钟分配(Clock Distribution);PCI-E测试数字信号测试执行标准

可以插入控制字符。在10bit数据可以表示的1024个组合中,除了512个组合用 于对应原始的8bit数据以及一些不太好的组合(这样信号里有太长的 连续0或者1,而且明显0、1的数量不平衡)以外,还有一些很特殊的组合。这些特殊的组 合可以用来在数据传输过程中作为控制字符插入。这些控制字符不对应特定的 8bit数据,但是在有些总线应用里可以一些特殊的含义。比如K28.5码型,其特殊的 码型组合可以帮助接收端更容易判别接收到的连续的10bit数据流的符号边界,所以在一 些总线的初始化阶段或数据包的包头都会进行发送。还有一些特殊的符号用于进行链路训 练、标记不同的数据包类型、进行收发端的时钟速率匹配等。PCI-E测试数字信号测试执行标准

与数字信号测试相关的文章
陕西数字信号测试价格多少 2024-07-10

可以插入控制字符。在10bit数据可以表示的1024个组合中,除了512个组合用 于对应原始的8bit数据以及一些不太好的组合(这样信号里有太长的 连续0或者1,而且明显0、1的数量不平衡)以外,还有一些很特殊的组合。这些特殊的组 合可以用来在数据传输过程中作为控制字符插入。这些控制字符不对应特定的 8bit数据,但是在有些总线应用里可以一些特殊的含义。比如K28.5码型,其特殊的 码型组合可以帮助接收端更容易判别接收到的连续的10bit数据流的符号边界,所以在一 些总线的初始化阶段或数据包的包头都会进行发送。还有一些特殊的符号用于进行链路训 练、标记不同的数据包类型、进行收发端的时钟速率匹配...

与数字信号测试相关的问题
信息来源于互联网 本站不为信息真实性负责