数字信号的时钟分配(ClockDistribution)
前面讲过,对于数字电路来说,目前绝大部分的场合都是采用同步逻辑电路,而同步逻辑电路中必不可少的就是时钟。数字信号的可靠传输依赖于准确的时钟采样,一般情况下发送端和接收端都需要使用相同频率的工作时钟才可以保证数据不会丢失(有些特殊的应用中收发端可以采用大致相同频率工作时钟,但需要在数据格式或协议层面做些特殊处理)。为了把发送端的时钟信息传递到接收端以进行正确的信号采样,数字总线采用的时钟分配方式大体上可以分为3类,即并行时钟、嵌入式时钟、前向时钟,各有各的应用领域。 对于一个数字信号,要进行可靠的0、1信号传输,就必须满足一定的电平、幅度、时序等标准的要求。天津数字信号测试价格多少
采用同步时钟的电路减少了出现逻辑不确定状态的可能性,而且可以减小电路和信号布线时延的累积效应,所以在现代的数字系统和设备中***采用。采用同步电路以后,数字电路就以一定的时钟节拍工作,我们把数字信号每秒钟跳变的比较大速率称为信号的数据速率(BitRate),单位通常是bps(bitspersecond)或者bit/s。大部分并行总线的数据速率和系统中时钟的工作频率一致,比如某51系列单片机工作在11.0592MHz时钟下,其数据线上的数据速率就是11.0592Mbps;也有些特殊的场合采用DDR方式(DoubleDataRate)采样,数据速率是其时钟工作频率的2倍,比如某DDR4内存芯片,其工作时钟是1333MHz,其数据速率是2666Mbps。还有些高速传输的情况,比如PCle、USB3.0、SATA、RapidIO、100G以太网等总线,时钟信息是通过编码嵌入在数据流中,这种情况下虽然在外部看不到有专门的时钟传输通道,但是其工作起来仍然有特定的数据速率。重庆信号完整性测试数字信号测试数字信号的抖动(Jitter);
采用并行总线的另外一个问题在于总线的吞吐量很难持续提升。对于并行总线来说, 其总线吞吐量=数据线位数×数据速率。我们可以通过提升数据线的位数来提高总线吞吐 量,也可以通过提升数据速率来提高总线吞吐量。以个人计算机中曾经非常流行的PCI总 线为例,其**早推出时总线是32位的数据线,工作时钟频率是33MHz,其总线吞吐量= 32bit×33MHz;后来为了提升其总线吞吐量推出的PCI-X总线,把总线宽度扩展到64位, 工作时钟频率比较高提升到133MHz,其总线吞吐量=64bit×133MHz。是PCI插槽 和PCI-X插槽的一个对比,可以看到PCI-X由于使用了更多的数据线,其插槽更长。
但是随着人们对于总线吞吐量要求的不断提高,这种提升总线带宽的方式遇到了瓶颈。首先由于芯片尺寸和布线空间的限制,64位数据宽度已经几乎是极限了。另外,这64根数据线共用一个采样时钟,为了保证所有的信号都满足其建立保持时间的要求,在PCB上布线、换层、拐弯时需要保证精确等长。而总线工作速率越高,对于各条线的等长要求就越高,对于这么多根信号要实现等长的布线是很难做到的。
用逻辑分析仪采集到的一个实际的8位总线的工作时序,可以看到在数据从0x00跳变到0xFF状态过程中,这8根线实际并不是精确一起跳变的。
这种并/串转换方法由于不涉及信号的编解码,结构简单,效率较高,但是需要收发端进行精确的时钟同步以控制信号的复用和解复用操作,因此需要专门的时钟传输通道,而且串行信号上一旦出现比较大的抖动就会造成串/并转换的错误。
因此,这种简单的并/串转换方式一般用于比较关注传输效率的芯片间的短距离互连或者一些光端机信号的传输中。另外,由于信号没有经过任何编码,信号中可能会出现比较长的连续的0或者连续的1,因此信号必须采用直流耦合方式,收发端一旦存在比较大的共模或地噪声,会严重影响信号质量,因此这种并/串转换方式用于电信号传输时或者传输速率不太高(通常<1Gbps),或者传输距离不太远(通常<50cm)的场合。 数字信号带宽、信道带宽、信息速率、基带、频带的带宽;
我们经常使用到的总线根据数据传输方式的不同,可以分为并行总线和串行总线。
并行总线是数字电路中早也是普遍采用的总线结构。在这种总线上,数据线、地址线、控制线等都是并行传输,比如要传输8位的数据宽度,就需要8根数据信号线同时传输;如果要传输32位的数据宽度,就需要32根数据信号线同时传输。除了数据线以外,如果要寻址比较大的地址空间,还需要很多根地址线的组合来不同的地址空间。图1.7是一个典型的微处理器的并行总线的工作时序,其中包含了1根时钟线、16根数据线、16根地址线以及一些读写控制信号。 数字信号处理系统经历了单片DSP处理器、多片DSP处理器并行工作的架构模式。重庆信号完整性测试数字信号测试
数字 信号处理系统的基本组成;天津数字信号测试价格多少
数字信号的预加重(Pre-emphasis)
如前所述,很多常用的电路板材料或者电缆在高频时都会呈现出高损耗的特性。目前的高速串行总线速度不断提升,使得流行的电路板材料达到极限从而对信号有较大的损耗,这可能导致接收端的信号极其恶劣以至于无法正确还原和解码信号,从而出现传输误码。如果我们观察高速的数字信号经过长的传输通道传输后到达接收端的眼图,它可能是闭合的或者接近闭合的。因此工程师可以有两种选择:一种是在设计中使用较为昂贵的电路板材料;另一种是仍然沿用现有材料,但采用某种技术来补偿传输通道的损耗影响。考虑到在高速率的情况下低损耗的电路板材料和电缆的成本过高,我们通常会优先尝试相应的信号补偿技术,预加重(Pre-emphasis)和均衡就是高速数字电路中常用的两种信号补偿技术。
天津数字信号测试价格多少
简单的去加重实现方法是把输出信号延时一个或多个比特后乘以一个加权系数并和 原信号相加。一个实现4阶去加重的简单原理图。 去加重方法实际上压缩了信号直流电平的幅度,去加重的比例越大,信号直流电平被压缩得越厉害,因此去加重的幅度在实际应用中一般很少超过-9.5dB。做完预加重或者去加重的信号,如果在信号的发送端(TX)直接观察,并不是理想的眼图。图1.31所示是在发送端看到的一个带-3.5dB预加重的10Gbps的信号眼图,从中可以看到有明显的“双眼皮”现象。 模拟信号和数字信号之间的区别吗?辽宁数字信号测试价格优惠 为了提高串行数据传输的可靠性,现在很多更高速率的数字接口采用对数据进...